m 日本国特許庁(JP)

⑩ 特許出願公開

@公開特許公報(A)

昭63-70291

@Int.CI.4

識別記号

庁内整理番号

每公開 昭和63年(1988)3月30日

G 09 G 3/30 7335-5C

審查請求 未請求 発明の数 1 (全8頁)

図発明の名称

マトリツクス表示パネルの駆動回路

願 昭61-215271 20特

願 昭61(1986)9月11日 29出

外与志 砂発 明 者 河 田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

之 博 ②発 眀 \mathbf{H}

兵庫県加東郡社町佐保35番(番地なし) 式会社内

富士通周辺機株

哲 ⑦発 眀 者 小 林

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

也

焳 明 仍発

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

富士通株式会社 の出 願 人

弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

70代 理 人 最終頁に続く

1. 発明の名称

マトリックス衷示パネルの認動回路

2. 特許請求の範囲

(1) 格子状に配列した複数の走査電極 (S1~Sn) と複数のデータ電極 (D1~Da) との各交叉部に電 気光学体を介在して複数の表示セルを形成し、前 記走査電極およびデータ電極間のそれぞれに駆動 電圧を印加して前記表示セルを発光させるマトリ ックス要示パネルの駆動回路において、

前記各走査電極に少なくとも2種類の電源供給 塩子 (15,16)を有するプッシュプルドライバ (7 -1 ~ 7-n) をそれぞれ接続し、設プッシュア ルドライバの各電源供給端子にそれぞれ前記マト リックス窓動用の駆動電圧発生回路 (A. B)を 接続したことを特徴とするマトリックス表示パネ ルの取動回路。

(2) 前記駆動電圧発生回路 (A. B) は、少なく とも基準電圧を出力する基準電圧発生回路 (8.

9) と、前記基準電圧に重要する走査信号電圧パ ルスを出力する走査信号発生回路(10.11)から成 ることを特徴とする特許請求範囲第1項記載のマ トリックス表示パネルの忍動回路。

(3) 前記一方の電源供給端子に基準電圧、他方の 電源供給端子に前記基準電圧に重畳する走査信号 **電圧パルスを供給し、前記プッシュブルドライバ** の出力嫡子より選択走査信号電圧パルスを順次出 力することを特徴とする特許請求範囲第1項およ び第2項記載のマトリックス表示パネルの駆動回

(4) 前配一方の電源供給端子に基準電圧、他方の 電源供給端子に前記基準電圧に重畳する走査信号 健圧パルスを供給する関係をフレーム毎に逆転さ せ、前記選択走査信号電圧パルスの極性をフレー ム毎に反転させることを特徴とする特許請求範囲 第3項記載のマトリックス表示パネルの駆動国路。 (6) 前記電源供給端子間に、所定値以上の電圧印 加を抑止する素子または回路を接続したことを特 徴とする特許請求範囲第1項記載のマトリックス・ 表示パネルの駆動回路。

3. 発明の詳細な説明

〔概要〕

本発明はマトリックス表示パネルの駆動回路で おって、各走査電極に少なくとも2種類の電路供 とも2種類に少なくとも2種類の電路は供 を有するプッシュアルドライバを接続して、一方の電子におりて、一方の電源供給場子に基準電圧、他方の電源供給場子に重要した走査信号印加される電圧を印加される電圧を印加される。 をは、プッシュアルドライバの耐圧を小さくに選択を電圧パルスの極性を逆転させるのである。 をに選択を電圧パルスの極性を逆転させるのである。

また、ブッシュプルドライバの電源供給端子の間に所定値以上の選圧の印加を抑止する素子または回路を接続し、その所定値とデータ信号電圧と走透信号電圧との関係を規定して消費電力の削減

を図っている。

〔産業上の利用分野〕

本発明はマトリックス表示パネル、特に薄膜エレクトロルミネッセンス・パネルの駆動回路に関するものである。

マトリックス表示パネル、特に確膜エレクトロルミネッセンス・パネル (以後ELパネルと配す)はOA機器の端末機やパーソナルコンピュータ等の表示部等に適用されることが期待されており、表示パネルの低価格化および長寿命化を含めた長期信頼性が必要である。

〔従来の技術〕

第6図は従来の駆動回路のブロック図、第7図は従来の駆動波形図である。

第6図において、BLパネル1は、複数のデーク電極D1~Dmと走査電極S1~Snが格子状に配列し、その各々の交叉部に図示しない表示セルを形成している。

これ等の表示セルを駆動する駆動回路は、データ電極01~Dmにデータパルスを供給するデータ信号発生回路 2 と、走査電極S1~Snに走査パルスとリフレッシュパルスを供給する走査信号発生回路 3 とから成っている。

データ信号発生回路 2 は、Nチャンネルおよび PチャンネルのFETのプッシュブルドライバ 4 -1 ~ 4-m と、プッシュブルドライバ 4-1 ~ 4-m の直流電源 5 とより様成されている。

また、走査信号発生回路 3 は、負の高電圧(-165 V)電源 3-1 およびその給配をオン、オフするスイッチ 3-2、3-3 と、正の高電圧(+215 V)電源 3-4 およびその給配をオン、オフするスイッチ 3-5 と、負および正の高電圧をそれぞれの走査電帳 $S1\sim Sn$ に出力するブルオンリドライバ $6-1\sim 6-n$ とより提成されている。

以上構成された回路の動作を第7図の駆動波形図を参照して説明する。

まず、書込み駆動期間において第6図のスイッチ 3-3、3-5 をオフ、スイッチ 3-2 をオンに

すると、負の高電圧電源 3-1 より-165 Vがプルオンリドライバ 6-1 ~ 6-n のソースに入力されるので、外部よりそれらドライバ 6-1 ~ 6 ~ の制御電極区に入力される走査制御信号によって、走査電極S1,S2 · · · Snには第7図(0) ~ (d) に示すような-165 Vの走査パルスVSが順次印加される。

次のリフレッシュ期間において、スイッチ 3ー2、3ー3 をオフ、スイッチ 3ー5 をオンにすると、正の高電圧電源 3ー4 より+215 Vがプルオンリドライバ 6ー1 ~ 6ーn のソースに入力されるので、それらドライバの制御電極臣に対して外部より入力されるリフレッシュ制御信号によって、各走査電極51、52、・・5nには第7図(b)~(d)に示すような、215 Vのリフレッシュパルスb1、c1、d1が一斉に印加される。

なお、スイッチ 3-2, 3-3 、 3-5 は外部より入力されるスイッチ切換信号の所定タイミングに応じてオン、オフされ、上記りフレッシュパルス (+215 V), 走査パルス (-165 V), アー

特開昭63-70291 (3)

スレベルを得ている。

一方、データ信号発生回路2は、データ制御信号によって、例えば第7回(0に示すデータパルスVD(+50V)をデータ電極側の選択された電極DIに走査パルスVsに同期させて出力する。

第7図(a)~(s)は、データ電極DIと走査電極S1.S2 ・Snとの間に印加されるセル駆動波形を示し、 選択された表示セルには走査パルスVsとデータパ ルスVDとの合成電圧が客込みパルスe1.f1.s1となって印加され、これによって該選択表示セルは発 先する。

この書込み駆動が終了後、全走査電極に対し前記書込みパルスとは逆極性の正の高電圧 (+215 V) のリフレッシュパルス (第7 図的~句のb1, c1,d1)を印加することにより、前記選択表示セルは再度発光する。

以上の両駆動により、1フレームの交流駆動を 終了し、この動作を繰り返すことにより選択表示 セルを所定の輝度で発光させる。 (発明が解決しようとする問題点)

上記従来の駆動回路は、データ電極側にブッシュプルドライバ、走査電極側にブルオンリドライバを接続したドライバ構成となっており、それがために2種類のドライバが必要となる。また、走査電極側のブルオンリドライバ 6-1 ~ 6-n のソース・ドレイン間には走査パルスVS(-165 V)と、走査電極とデータ電極間の容量を介して印加されるデータバルスVD(+50 V)との和の電圧215 Vが印加されるため、ブルオンリドライバ 6-1 ~ 6-n は215 V以上の耐圧が要求され、高耐圧の「Cを使用する必要があり、コストアップの一因をなしている。

また、駆動波形の書込み駆動期間において、第7図(e)~(6)の V fl は i 番目のデータ電極に印加されたデータバルス VDによって生じる正極性の半選択電圧であり、この半選択電圧がパネルの各妻示セルにフレーム毎に同極性で常時印加されており、定常的な D C バイアス成分となるため、パネルの特性を変動させて寿命を短かくするといった問題

がある。

本発明はこのような点に鑑みて創作されたもので、走査電極のドライバにブッシュブルドライバを用いて駆動回路を統一するとともに、低い耐圧で動作し、且つ極性が片寄った半選択電圧が発生しない駆動回路を提供することを目的としている。

(問題点を解決するための手段)

第1図は本発明の駆動回路の原理プロック図であり、表示パネルの走査電極Sに少なくとも2種類の電源供給端子15.16 を有するプッシュプルドライバ7を接続し、プッシュプルドライバ7の第1の電源供給端子15と第2の電源供給端子16にそれぞれ駆動電圧発生回路A、Bを設けた構成を採っている。

(作用)

普込み駆動区間において、第1および第2の駆動電圧発生回路A、Bをそれぞれ駆動し、アッシュアルドライバ7の第1の電源供給過子15と第2

の電源供給婦子16に対して駆動電圧を供給し、これらの駆動電圧を選択的に駆動されたブッシュプルドライバ7の出力婦より合成された走査パルスとして当該選択走査電極S に甲加する。

これによって、ブッシュブルドライバ7の第1 の電源供給端子15と第2の電源供給端子16の電圧 差を小さくし、ブッシュプルドライバ7の耐電圧 の低減を図っている。

(実施例)

第2図は本発明の一実施例の駆動回路のプロック図、第3図はその駆動波形図を示している。

第2図において、本実施例の駆動回路は、表示パネル1の各走査電極S1~Snのそれぞれにブッシュプルドライバ 7-1~ 7-n を授続し、そのドライバ 7-1~ 7-n の第1の電源供給端子 15に前記第1の駆動電圧発生回路 A を構成する第1の基準電圧発生回路 8 と第1のリフレッシュパルス発生回路13と第1の走査信号発生回路10を、また第2の電源供給端子16に前記第2の駆動電圧発

特開昭63-70291 (4)

生回路 B を模成する第2の基準電圧発生回路 9 と 第2のリフレッシュパルス発生回路14と第2の走 査信号発生回路11をそれぞれ接続している。

第1の基準電圧発生回路 8 は、正電視 8-1 (+190V) とスイッチ 8-2 を設けた構成であり、第2の基準電圧発生回路 9 は負電源 9-1 (-165 V) とスイッチ 9-2 を設けた構成としている。

第1のリフレッシュバルス発生回路13は、正電 7313-1(+190V) とスイッチ13-2 を設けた構成 であり、第2のリフレッシュパルス発生回路14は、 負電源14-1(-190V) とスイッチ14-2 を設けた 構成としている。

第1 および第2 の走査信号発生回路10.11は、所定の走査パルスを得るための電源、例えば、第1 の走査信号発生回路10には-190 V電源10-1 と-165 V電源10-2 と、両電源を切換えるスイッチ10-3 を設け、第2 の走査信号発生回路11には+215 V電源11-1 と+190 V電源11-2 と、両電源を切換えるスイッチ11-3 を設けた構成としている。

また、ブッシェブルドライバ 7-1 ~ 7-n の第1の電源供給端子 15 と第2の電源供給端子16 との間に所定値以上の電圧の印加を抑止しドライバを保護するためのツェナーダイオード12を接続している。

以上構成の駆動回路の動作を第3図の駆動波形 図を参照して説明する。

第3図(b)~(d)に示すように、第1フレームの審込み駆動区間において、まず第2図の第2の基準電圧発生回路9のスイッチ 8-2 をONにすると、ブッシュプルドライバ 7-1 ~ 7-n の第2の電源供給・場合では16に-165Vの電圧が供給され、これがそれぞれのトライバのブッシュ側P-ch素子に内認されている順方向ダイオードを介して各走査電極51、52・・Snに同時に印加されて基準電圧VP(-165V)を形成する。

この基準電圧 VP の印加後、スイッチ 9-2 を 0FFにし、第2の電源供給婚子16をフローティン グ状態に設定する。この設定により、後述するよ うに書込み駆動時の消費電力をツェナーダイオー

ド12の動作電圧VZの最適設定により低減すること が可能となる。

これに続いて外部より入力される走査制御信号により、第1の走査信号発生回路10のスイッチ10ー3を-190 V電駅10-1 側に切換えると、プッシュブルドライバ 7-1 ~ 7-a の第1の電源供給される。この時に一190 Vの電圧が供給される。この時に外部より入力される走査制御信号により、入力される走査制御信号により、1番目のブッシュブルドライバ 7-1 のプル側N-ch素子をONにすることにより、1番目の走査電極S1に対して前記基準電圧Vp(-165V)に重量する形で走査信号電圧パルスとの合成液形が走査パルスに対応するものである。

この走査信号電圧パルスVYを走査電極S1に印加した後、スイッチ10-3を-165V電源10-2例に切換えることにより、走査電極S1の電位を元の基準電圧 $V_P(-165V)$ に復帰させる。

以下同様に、スイッチ10-3 の切り換えと各プッシュブルドライバ 7-2 ~ 7-n のブル倒N-

ch素子を順次ONにする動作により、走査電極S2~ Snに対して基準電圧に走査信号電圧パルスの重量 した形の前記走査パルスが増次印加される。

一方、データ信号発生回路 2 は、データ制御信号によって、第 3 図 (a) に示す前記走査パルスとは逆極性のデータパルス V X (25 V) を発生し、選択されたデータ電極に走査パルスと同期して印加する。

第3図(a)~(s)は、選択されたデータ電極Diと各走査電極S1.S2・・Snとの間の合成駆動波形を示し、基準電圧VP上に走査信号電圧パルスVYとデータパルスVXが重量された普込みパルスel,fl.g1 となり、選択表示セルに順次印加されて選択表示セルを順次発光する。

この書込み駆動が終了後、次のリフレッシュ駆動期間において、第2図のスイッチ13-2を+190 V電源13-1に、スイッチ14-2を-190 V電源14-1にそれぞれ交互に接続すると、第3図(4)~(6)に示すような、+190 Vと-190 Vの交番状のリフレッシュパルスVRが全走査電極S1~Snに対

特開昭63-70291(5)

して同一タイミングでそれぞれ印加されリフレッシュ駆動が行なわれる。このリフレッシュ駆動に より、前記選択表示セルを再度発光させる。

以上により交流駆動の、負極性の基準電圧が印 加される第1フレームの駆動を終了する。交第2 動の、正極性の基準電圧が印加される次の第2フ レームの駆動は、第1の基準電圧発生回路8とに発生の 2の駆動は、第1の基準電圧でブッシュプル イバマー1~マー。のブッシュ側Pーch 素子とと関 用し、上記と同じ要領によって第1フレーシュを を行い、さらに、第2と第1のリフレッシュ駆動 を行い、さらに、第2と第1のリフレッシュ駆動 を行い、さらに、第2と第1のリフレッシュ駆動 を行い、さらに、第2と第1のリフレッシュ駆動 を行い、さらに、第2と第1のリフレッシュを を行い、さらに、第2と第1のリフレッシュを を行い、さらに、第2と第1のリフレッシュを を行い、さらに、第2と第1のリフレッシュを を行っことにより、選択表示セルを発光せしめる。

以上の構成により、各フレームの書込み駆動区 間において、ブッシュブルドライバ 7-1 ~ 7n の第1の電源供給端子15と第2の電源供給端子 16に対して同極性の基準電圧と走査信号電圧パルスを個別で印加することができ、その結果同端子 間の電圧差を小さくし、ブッシュブルドライバに 要求される耐電圧を低くすることを可能としている。

また、上記のように普込み駆動区間中、各走査電板は基準電圧に相当する電位状態にあり、しかもその電位の極性をフレーム毎に逆転させているため、従来発生した半選択電圧の片寄りによるパネルの特性の変動を防止している

さらに駆動回路の消費電力について説明すると、 ツェナーダイオードの動作電圧を V 2、ブッシュプルドライバの耐圧を V CC、走査パルス電圧を V Y、 データパルス電圧を V X とした場合、ドライバに V CC以上の電圧が印加されて破壊されることを防ぐため、

V2 ≤ VCC ・・・・・・(1) として、消費電力を考慮して

VY ≤ VZ ≤ VY + VX ・・・(2) とする必要がある。(2)式に示した範囲で VZ を設 定した場合、 VZ の値により駆動時の消費電力に 下記のような差がでる。

VZ = VY の場合 · · · · · · (3)

V2 の最低値である。この時、第4図(a)に示すように、全データ電極に対するデータパルス印加状態(印加本数)の変化による全データ電極の平均値 VXmの電位変動 △ VXmに走査電極電位が追徙できない(クランブ状態)ため、データパルスの印加本数が増える程、消費電力が増える特性となる。

VY < V2 < VY + VX の場合・・・(4)

第4図(b)に示すように、 V 2 - V 7 の値だけデータ電極の電位変動 △ V Xmに走査電極電位が追従できるため、この分消費電力を低くできる。

VZ = VY + VX の場合 ·····(5)

V2 の最高値である。この時、第4図(のに示すように、データ電極の電位変動 A V Xaに走査電極電位が完全に追従できるので、消費電力は50%点灯時に最大、それ以外には減少する特性になる。

以上の(3)~(6)式より、消費電力を低くする観点 では V Z は(5)式に近づけるべくなるべく高く設定 するのが望ましい。

一方、上記(3)式よりV2 は走査ドライバの耐圧

以下に設定する必要があるため、実際には走査側 ドライバ耐圧以下でなるべく高い電圧になるよう に設定する。

以上の実施例では、V2 はツェナーダイオード 12で実現した場合を示したが、これ以外にバリス タや定電圧電源を用いるものであっても良いし、 さらに第5 図(a)~(c)に示すように、定電圧素子に コンデンサを並列または抵抗を直列に接続したり、 定電圧素子と定電圧電源を混在させた構成であっ てもよい。

なお、本発明において、基準電圧発生回路のスイッチ 8-2、9-2 は基準電圧波形VP の立上がり時のみON操作するように述べたが、これに限定されるものでなく操作パルス印加中もON動作を接させるようにしてもよい。但しこの場合は消費では第4図(a)となる。また、フレームの最後にはかしたが、本発明の本来の自分には場合について詳述したが、本発明の本来の自分にである駆動回路の低コスト化とパネルの長寿の化を達成するのであれば、リフレッシュパルスの

特開昭63-70291(6)

印加を削除することも可能である。

(発明の効果)

以上説明したように本発明によれば、駆動回路 の低コスト化とパネルの長寿命化を達成するとと もに、限られた耐圧の走査側プッシュブルドライ バにより、パネル駆動時の消費電力をなるべく低 く役定することが可能となる。

4. 図面の簡単な説明

第1図は本発明の駆動回路の原理ブロック図、 第2図は一実施例の駆動回路のブロック図、

第3図は一実施例の駆動波形図、

第4図(a)~(c)は駆動回路の消費電力図、

第5 図(6)~(c)は定電圧回路の変形構成図、


第6図は従来の駆動回路のプロック図、

第7図は従来の駆動波形図である。


図において、1 はE L パネル、2 はデータ信号 発生回路、3 は走査信号発生回路、3-1 は-165 ▼電源、 3-2, 3-3, 3-5, 8-1, 9-2,10-3,11-3,13-2,14-2 はスイッチ、 3-4 は+215 ▼電源、 4-1 ~ 4-n, 7-1 ~ 7-n はブッシュプルドライバ 、5 は50 V および25 V 電源、6-1 ~ 6-n はブルオンリドライバ、8, 9 は基準電圧発生回路、8-1, 13 -1 11-2 は+190 V 電源、9-1,10-2 は-165 V電源、10-1,14-1 は-190 V 電源、11-1 は+215 V電源、10,11 は走査信号発生回路、12はツェナダイオード、13,14 はリフレッシェパルス発生回路、15は第1の電源供給婚子、16は第2の電源供給婚子、A, B は駆動電圧発生回路を示している。

代理人 弁理士 井 桁 貞






本発明452前回路4原理7-0√2团 第 1 図




特開昭63-70291 (7)

(3) Vz =Vy n 場合



駅動回路a消費電力图 第 4 図




(0)

(b)

(C)


(d)

定電圧回路。変形構成図 **第 5 図**



從来の配動回路のフーロック図 第 6 図

特開昭63-70291 (8)



従来4.駅動港形図 第 7 図

第1頁の続き ⑫発 明 者 山 口

久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内